tag:blogger.com,1999:blog-39027049271253197532012-02-16T19:54:24.447-08:00Introducción a los sistemas digitales, niveles y valores lógicos y la evolución de la tecnología y sus características. También información sobre: pld, fpga, vhdl, max+plus, quartus, etc.cyberecnoreply@blogger.comBlogger61100tag:blogger.com,1999:blog-3902704927125319753.post-45637036686081249542007-08-06T07:54:00.000-07:002008-07-06T16:23:47.904-07:00<a href="http://www.mediafire.com/?wqwgs5j0tmn" target="_blank"><b>Diseño y construcción de una tarjeta controladora de 3 ejes</b></a><br /><br />En este artículo se presenta el desarrollo de un control de movimiento para tres servomotores comúnmente llamado de tres ejes, mediante la implementación en FPGAs de los módulos necesarios para ello. La mayor parte de los controles de movimiento se constituyen a partir de un DSP, en la tarjeta aquí desarrollada será sustituido por la programación del FPGA donde se implementará una MAC de punto fijo, además del resto de los componentes; lo cuál disminuirá los costos en comparación con las tarjetas comerciales pero lo mas importante es la generación de una independencia tecnológica donde se enfatizara en el área critica por costo, lo cual dará versatilidad al diseño y aportara una base e desarrollos subsecuentes . Por otro lado se presenta un método de control con una combinación Lineal y No lineal. La tarjeta diseñada será integrada a un bus ISA de una PC por ahora como prueba; que se utilizará como plataforma e interfaz para el Usuario y Control, en diseños posteriores se incluirá otra interface como PCI ó USB; para tratar de estandarizar con controladores industriales.<div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-4563703668608124954?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0tag:blogger.com,1999:blog-3902704927125319753.post-72690024353571691012007-08-04T13:19:00.001-07:002008-07-06T16:26:34.608-07:00<b><a href="http://www.mediafire.com/?hdjxz4mlxgz" target="_blank">Lección 4: El lenguaje VHDL</a></b><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">Historia<br />Características<br />Niveles de abstracción<br />Limitaciones<br />Diseño descendente<br />Estructura básica<br />Librerías<br />Arquitectura<br />Concurrencia y secuencialidad<br />Clases de objetos<br />Constantes<br />Variables<br />Señales<br />Declaración de señales<br />Asignación de señales<br />Ficheros<br />Tipos<br />Tipos predefinidos<br />Tipos enumerados<br />Tipos numéricos<br />Tipos físicos<br />Subtipos<br />Arrays<br />Registros<br />Operadores<br />Operadores lógicos<br />Operadores de relación<br />Operadores aritméticos<br />Unidades de diseño<br />Entidad<br />Arquitectura<br />Bibliotecas<br />Configuración<br />Paquetes<br />Procesos<br />Asignación de señales<br />Sentencias secuenciales<br />Diseño estructural<br />Funciones<br />Máquinas de estados<br />Simulación </p><p></p><div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-7269002435357169101?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0tag:blogger.com,1999:blog-3902704927125319753.post-73879417251956433482007-08-03T10:48:00.000-07:002008-07-06T16:28:38.691-07:00<b><a href="http://www.mediafire.com/?mytxmytvbbn" target="_blank">Lección 2-3:</a></b><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">PLDs avanzados. Origen<br />Asignación variable<br />Arquitectura segmentada<br />MAX7000E, Macrocelda<br />MAX7000E, Distribución de sumas<br />MAX7000E, Puertas expansión<br />CPLDs. Origen<br />CPLDs, Macrocelda compleja<br />PLDs de LATTICE<br />PLDs de XILINX<br />PLDs de ALTERA<br />FPGAs</p><div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-7387941725195643348?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0tag:blogger.com,1999:blog-3902704927125319753.post-21841025962078360532007-08-02T12:56:00.000-07:002008-07-06T16:29:56.838-07:00<b><a href="http://www.mediafire.com/?blj4xmsybzt" target="_blank">Lección 1: Introducción a los dispositivos lógicos programables</a></b><p></p><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">Dispositivos básicos</p><p class="MsoNormal" style="margin-left: 70.8pt; line-height: 150%;">PROM<br />ROM<br />EPROM<br />EEPROM<br />PAL<br />FPLA<br />GAL</p><div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-2184102596207836053?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0tag:blogger.com,1999:blog-3902704927125319753.post-70311418472256763302007-08-01T10:55:00.000-07:002008-07-06T16:33:56.403-07:00<b><a href="http://www.mediafire.com/?baz14fitg1n" target="_blank">Diseño en VHDL para FPGAs</a></b><br /><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">Flujo de diseño VHDL sobre FPGAs<br />Descripción del diseño a realizar<br />Simulación funcional del diseño<br />Síntesis del diseño<br />Implementación del diseño<br />Simulación a nivel de puertas</p><div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-7031141847225676330?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0tag:blogger.com,1999:blog-3902704927125319753.post-30955709439211228782007-07-31T14:21:00.000-07:002008-07-06T16:33:56.404-07:00<b><a href="http://www.mediafire.com/?k9y1xmd39k3" target="_blank">Descripción de circuitos digitales mediante VHDL</a></b><p></p><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">Introducción</p><p class="MsoNormal" style="margin-left: 70.8pt; line-height: 150%;">Evolución del diseño electrónico<br />Lenguajes de descripción de hardware<br />Metodología típica de diseño</p><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">El lenguaje VHDL</p><p class="MsoNormal" style="margin-left: 70.8pt; line-height: 150%;">Características principales<br />Unidades básicas de diseño<br />Objetos, tipos de datos y operándos<br />Sentencias secuenciales<br />Sentencias concurrentes<br />Subprogramas</p><p class="MsoNormal" style="margin-left: 35.4pt; line-height: 150%;">Descripción de circuitos digitales<br />Descripción del sistema</p><p class="MsoNormal" style="margin-left: 70.8pt; line-height: 150%;">Lógica combinacional<br />Recomendaciones generales </p><div class="blogger-post-footer"><script type="text/javascript"><!-- google_ad_client = "pub-5599077549299683"; google_ad_width = 468; google_ad_height = 15; google_ad_format = "468x15_0ads_al_s"; google_ad_channel = ""; google_color_border = "FFFFFF"; google_color_bg = "FFFFFF"; google_color_link = "008000"; google_color_text = "000000"; google_color_url = "008000"; //--> </script> <script type="text/javascript" src="http://pagead2.googlesyndication.com/pagead/show_ads.js"> </script><img width='1' height='1' src='https://blogger.googleusercontent.com/tracker/3902704927125319753-3095570943921122878?l=sistemaz-digitales.blogspot.com' alt='' /></div>cyberecnoreply@blogger.com0